lwy
发表于 2018-4-1 08:58:37
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有帐号？快速注册
x
介绍了新型数字视频接口的发展背景和技术优势，详细分析了ＤＶＩ １．０的通信协议、Ｔ．Ｍ．Ｄ．Ｓ．的链路构成、信号特性、编码及解码算法，特别针对实际应用，分析了ＤＶＩ接口的时钟构成，最后就显示相关的ＤＤＣ、ＥＤＩＤ、ＨＰＤ等协议进行了简单介绍。
7 v% x* ~9 a" m' H! s' n6 R9 l4 {$ t) _
１ 背景介绍
% F- @* I0 H9 X
" r$ H+ [4 b: h3 Y5 N) q二十一世纪刚刚显现第一缕曙光，正当人们享受着以摩尔定律递增的高速微处理器时，一种新型的视频接口技术将带给人们更加绚丽多彩的视觉感受。这就是业界刚刚发展起来的ＤＶＩ?Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ?数字视频接口技术。随着以ＬＣＤ为代表的数字平板显示技术的飞速发展，ＤＶＩ必将迅速成为计算机显示的标准视频接口。
1 ^; g) p/ M: e5 c5 k
k8 n4 Q3 U8 j* D+ J( O随着对绿色显示观念的倡导，ＣＲＴ显示已由球面发展到柱面，又从柱面发展到纯平显示，人们对屏幕刷新率和图像几何失真要求愈来愈高，传统模拟ＶＧＡ视频接口＋ＣＲＴ或ＬＣＤ显示器的图像显示能力越来越捉襟见肘。制造成本的不断降低，使ＬＣＤ等平板显示技术已逐步取代传统的ＣＲＴ显示器成为ＰＣ机显示器的主流。由于要与传统的ＶＧＡ模拟接口兼容，其内部不得不内置一级ＡＤＣ?数模转换?及ＰＬＬ?锁相环?电路，将模拟的视频信号转化成数字信号再进行显示，还要进一步针对ＣＲＴ显示的值进行校正，得到适合ＬＣＤ象素特性的灰度信号。这样一系列中间环节的转换，加上模拟传输环节中难以抑制的噪声干扰问题，使得此类平板显示的图像信息丢失，并随着分辨率和场频的提高而加重。以ＬＣＤ、ＰＤＰ、ＬＥＤ、ＯＬＥＤ等为代表的平板显示（包括数字投影仪）的蓬勃发展，对数字视频接口技术提出了迫切要求。; Q& B% [6 h; t" y/ Y
: L M0 r/ y( u2 ]6 g, f' n6 y; x
" o5 f: O0 l, W$ i% g& q2 `" G
~& M$ a, E0 d2 n0 a$ M; V2 ]5 f
ＤＶＩ数字视频接口就是在这种趋势下产生的。ＤＶＩ由Ｉｎｔｅｌ、Ｓｉｌｉｃｏｎ Ｉｍａｇｅ、Ｃｏｍｐａｑ、Ｆｕｊｉｔｓｕ Ｌｉｍｉｔｅｄ、Ｈｅｗｌｅｔｔ－Ｐａｃｋａｒｄ Ｃｏｍｐａｎｙ、ＩＢＭ、ＮＥＣ合作提出的一种数字视频接口标准，很好地解决了上述问题，而且还兼容了传统的ＶＧＡ接口，是目前极具发展前途的一种ＰＣ机视频接口标准。本文的目的在于使读者迅速掌握ＤＶＩ的通信协议，从接口提取视频信息，摆脱对计算机内部复杂的硬件原理的研究，使ＤＶＩ接口的高质量数字视频信息可以按用户的要求进行开发利用。
+ y6 D. g. F0 n; i1 J" z- H. L) x9 e! `: V" a K
２ ＤＶＩ接口构成
; b2 N, ^' B1 o+ m5 L/ n0 v; t7 Z
ＤＶＩ接口利用最小变换差分信号—Ｔ．Ｍ．Ｄ．Ｓ． ?Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ?作为基本电气链接信号。Ｔ．Ｍ．Ｄ．Ｓ．链路主要用于将图像数据传送到显示器。ＤＶＩ接口协议允许使用双Ｔ．Ｍ．Ｄ．Ｓ．链路结构，从而可以支持超大分辨率的显示设备。Ｔ．Ｍ．Ｄ．Ｓ．通过先进的编码算法将８ｂｉｔ的象素数据转换成１０ｂｉｔ的最小变换信号，削弱了传输电缆中交叉电磁干扰ＥＭＩ，并且这种直流平衡的编码信号更有利于光纤传输。另外这种先进的编码算法可以为接收端提供时钟恢复信号，并允许在较远距离传输时（一般小于５ｍ）信号有较大的抖动误差。0 v- f5 u! D- d5 ~- R
" X+ L4 C" F$ m G' W6 d& n
２．１ ＤＶＩ体系结构要求. R3 ^+ x2 t f" a
# G% A8 I) U( J$ f
ＤＶＩ作为一种面向计算机开发的视频接口，要与现有的操作系统、硬件平台兼容，还要与以前的接口标准保持一定的兼容性。图１是ＤＶＩ接口Ｔ．Ｍ．Ｄ．Ｓ．的逻辑链路结构。ＤＶＩ支持即插即用功能（Ｐｌｕｇ ａｎｄ Ｐｌａｙ）。在系统启动时，ＤＶＩ提供最低分辨率ＶＧＡ ６４０×４８０模式? 系统通过ＤＤＣ２Ｂ协议访问显示器，获得显示器对象素格式的支持情况，通过ＥＤＩＤ数据获得关于显示器型号和现实能力的信息。这些内容都是显示器制造商在显示器内部固化的一段数据，通过ＤＤＣ?Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ?向主机系统提供自身信息。
) ]8 {8 }, r2 t7 c
0 G+ o9 }( M k( I& \ 系统启动后会自动加载图形显示控制器（即显卡）的驱动程序。根据用户提出的显示要求，即屏幕的分辨率、色深、刷新率，结合由ＤＤＣ获得关于显示器的信息，确定Ｔ．Ｍ．Ｄ．Ｓ．的启用情况。ＤＶＩ的单Ｔ．Ｍ．Ｄ．Ｓ．只提供２４ｂｉｔ色深，当用户要求的色深超过２４ｂｉｔ时，并且系统已经确认显卡和显示器都支持双链路Ｔ．Ｍ．Ｄ．Ｓ．。此时系统会启动双Ｔ．Ｍ．Ｄ．Ｓ．链路，链路０?数据通道０～２?传输２４ｂｉｔ信息，其它颜色信息由链路１（数据通道３～５）传输；当用户的分辨率和刷新率要求超出单Ｔ．Ｍ．Ｄ．Ｓ．链路的传输能力时?单Ｔ．Ｍ．Ｄ．Ｓ．链路的最高象素传输频率为１６５ＭＨｚ?，系统会启动链路１，链路０用来传输奇数象素信息，链路１用来传输偶数象素信息，并定义显示器上每一行的第一个象素为象素１，奇数象素。由于双Ｔ．Ｍ．Ｄ．Ｓ．链路共用一条时钟回路，所以双链路工作时，链路的时钟频率为象素数据带宽的一半。1 \) B9 F* K, Q/ \5 O
, n9 H! _4 H. w2 L* \1 i% U- H2 c
当然，ＤＶＩ接口同样也支持热插拔（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔｉｏｎ）和显示器电源管理等技术?还有对传统的模拟ＶＧＡ的兼容等问题。这些只是ＤＶＩ作为一种接口标准必须做到的兼容性问题，并不代表ＤＶＩ本质的先进性。有关这些体系要求问题可参阅参考文献?１～３?。
5 Z2 q1 Z+ T6 }& a' C1 s% t+ Z# e# o: g, ^
２．２ Ｔ．Ｍ．Ｄ．Ｓ．协议详解6 ^% e& {4 k _
+ I; U* M; H6 d; q& c1 h
ＤＶＩ接口的先进性体现在它可以将海量的显示信息高速地传送到显示器中去，Ｔ．Ｍ．Ｄ．Ｓ．先进的编码算法是其强大能力得以实现的根本。下面将详细解释Ｔ．Ｍ．Ｄ．Ｓ．协议中与实际应用紧密相关的几个问题。为了便于理解作以下规定：输入到编码器或由解码器输出的象素数据称为象素数据?Ｐｉｘｅｌ Ｄａｔａ?；由发送器送出的或输入到接收器的编码数据称为码元?Ｃｈａｒａｃｔｅｒ?。
& {: L: N$ _& a5 X
7 W9 E; i) ~- H请注意：在ＤＶＩ接口协议中并没有规定输入或输出的象素数据是串行的还是并行的，输入输出的数据格式留给芯片制造厂商灵活掌握，用户应根据自己的实际情况选用芯片型号。3 d0 o8 R/ {; w: D
6 X5 w# g4 V/ t) e! y
２．２．１ 链路结构! c! V% ]1 V- \% S; W3 Y( q, b0 E
& h5 n0 O! x6 \1 G* t8 q3 l
Ｔ．Ｍ．Ｄ．Ｓ．链路结构见图２。图３是单链路Ｔ．Ｍ．Ｄ．Ｓ．结构图。双链路结构与单链路很相似。每个链路的发送器（Ｔｒａｎｓｍｉｔｔｅｒ）中包含三个完全相同编码器（Ｅｎｃｏｄｅｒ），每个编码器驱动一条串行Ｔ．Ｍ．Ｄ．Ｓ．通道（Ｃｈａｎｎｅｌ）。输入到每个编码器的数据包括８ｂｉｔ象素数据和２ｂｉｔ控制信号（见图３）。
8 n$ z, a9 A9 d; C8 D: T( g9 |0 c, v- \
在ＤＥ（Ｄａｔａ Ｅｎａｂｌｅ）信号的控制下，编码器在任何合法时钟驱动下，分别将象素数据和控制数据编码并由发送器将编码后的码元串行发送到Ｔ．Ｍ．Ｄ．Ｓ．链路上。在ＤＥ有效期间（ＤＥ＝１）对象素数据进行编码发送，在ＤＥ无效期间（ＤＥ＝０）对控制数据进行编码发送。无论是对二者中的哪一项进行编码，由编码器输出的都是串行的１０ｂｉｔ码元，并且最低有效位先送出。
. H `2 e9 s$ i" k7 x/ U& t" N6 O8 z- `1 Y# \6 N3 Z. B
图3 单链路T.M.D.S.结构! {' d" R. i3 {5 A2 ^1 y" u5 ^6 @
* n5 C; t6 \6 X" A) D3 p+ ^
２．２．２ 时钟与同步问题
/ X/ R; i0 t( F1 ~$ O/ P: \5 p$ \7 g$ F: q
时钟与同步是ＤＶＩ信号处理过程中至关重要的一环。以显卡中图形处理器提供的象素时钟（Ｐｉｘｅｌ Ｃｌｏｃｋ）为参考时钟，在整个信号收发过程中，会存在三组不同频率的时钟信号，这三组时钟信号通过锁相环电路（ＰＬＬ）进行同步控制。
1 E) F A) s# j9 @3 l1 W+ n/ I I, \, J/ l, Z2 F
从图３可知，以象素时钟的速度输入到编码器的８ｂｉｔ象素数据被变换成１０ｂｉｔ的Ｔ．Ｍ．Ｄ．Ｓ．码元，在Ｔ．Ｍ．Ｄ．Ｓ．通道内串行传输。所以Ｔ．Ｍ．Ｄ．Ｓ． 码元要以１０倍象素的时钟频率进行码元传输。在接收端，若要正确判断所接收的码元就需要用高于码时钟?Ｃｈａｒａｃｔｅｒ Ｃｌｏｃｋ?的频率对输入信号进行采样，所以又存在一个采样时钟?Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ?。例如：ＴＩ公司提供的ＤＶＩ接收芯片?６?采用４倍过采样技术对输入信号采样，在ＸＧＡ分辨率（１０２４×７６８）、６０Ｈｚ刷新率的情况下，象素时钟为６５ＭＨｚ，则Ｔ．Ｍ．Ｄ．Ｓ．码元时钟将为６５０ＭＨｚ，采样时钟将达到２．６ＧＨｚ。
) C+ b' D2 y5 t3 ?4 _+ o7 c! A
9 }$ B8 k% ?; G: a( N# |0 b8 c6 ?Ｔ．Ｍ．Ｄ．Ｓ．的先进编码算法使得串行输出的码元流中包含了码元同步信息，利用ＰＬＬ技术使接收器和解码器可以在串行的码元流中正确测定码元边界、解码象素数据。在Ｔ．Ｍ．Ｄ．Ｓ．输出的编码中，代表象素数据的编码包含了５次或５次以下的变化信息，而代表控制信号的编码包含了７次以上的变换信息。这些含有高变化信息的编码在显示的消隐时期内被送出。解码器可以唯一确定地识别这些高变换码，ＰＬＬ可以利用这些确定的信号作为相位校正的参考信号。
1 \- J" d1 B5 i6 E1 d5 P |
|
|
|
|
|
|
|
|
|
发表于 2018-4-1 09:00:02
