马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有帐号?快速注册
x
差分放大器原理 ( t" W9 p. h1 m& a- Z( h8 b
) i( k; {" W/ `0 _ f' M' E
差分放大器也叫差动放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路 (ECL, Emitter Coupled Logic) 的输入级。3 U4 W( U: C7 g, C8 v' f B0 q* t0 q- {
8 {( ^% r* D# {; _- f
. O9 T5 E9 a; f1 ?3 U" @
4 V6 Y4 i/ r: { 如果Q1 Q2的特性很相似,则Va,Vb将同样变化。例如,Va变化+1V,Vb也变化+1V,因为输出电压VOUT=Va-Vb=0V,即Va的变化与Vb的变化相互抵消。这就是差动放大器可以作直流信号放大的原因。 若差放的两个输入为,则它的输出Vout为:1 M8 C$ J/ l/ n1 {
+ J6 p f* k k" B8 Q+ x
" \) y& H6 L3 d3 a1 L6 E3 g2 V
其中Ad是差模增益 (differenTIal-mode gain),Ac是共模增益 (common-mode gain)。$ }7 s* a1 K) L- X! ?- o/ X; w% d3 R
) \: k0 z. y$ v, \. q2 h
因此为了提高信/噪比,应提高差动放大倍数,降低共模放大倍数。二者之比称做共模仰制比(CMRR, common-mode rejecTIon raTIo)。共模放大倍数AC可用下式求出:
4 O$ D, ?6 b& R1 A; f" L' u7 g6 _# R" t; t8 G1 B) L/ e
Ac=2Rl/2Re0 U6 g% {+ i* {) V7 W" r1 m
: _. X' o+ g& q; T# t( g: V
通常以差模增益和共模增益的比值共模抑制比 (CMRR, common-mode rejecTIon ratio) 衡量差分放大器消除共模信号的能力:
' b7 G& s/ u# F- [4 J9 C& N' B# G; e, T7 A
# w7 J* O; P2 k+ _& E# p- D
由上式可知,当共模增益Ac→0时,CMRR→∞。Re越大,Ac就越低,因此共模抑制比也就越大。因此对于完全对称的差分放大器来说,其Ac = 0,故输出电压可以表示为:& I8 Q# L; B! e, C6 I
) Z8 [% Y( l8 l) a
M+ n. ~; x- \1 r( ^0 Z8 Y, X
% N5 ^& G5 z) Y e3 ^. i6 N' B 所谓共模放大倍数,就是Va,Vb输入相同信号时的放大倍数。如果共模放大倍数为0,则输入噪声对输出没有影响。! [! i2 P b: D
0 _" q5 O% x& R9 i( P v P( `
要减小共模放大倍数,加大RE就行通常使用内阻大的恒流电路来带替RE) W F6 g& g$ r( d n) K+ f1 C
, S1 p# C% ]7 c# v" j 差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。很多系统在差分放大器的一个输入端输入反馈信号,另一个输入端输入反馈信号,从而实现负反馈。常用于电机或者伺服电机控制,稳压电源,测量仪器以及信号放大。在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。7 W, a o/ t" z4 P4 G- m
# t% N5 P: C2 @ H* r( `9 m
单端输出的差动放大电路 (不平衡输出): v a. W# o0 i. [* l
$ }, q9 v7 r2 G5 l+ D( i; x' j8 o4 U0 q _: _- N: ~7 }( e
6 }) k% t) M) v0 D# ]4 ?4 B3 V 当Vo被在Q1或Q2的集极C对地取出时, 称为单端Single ended或不平衡输出Unbalance Output。
5 v$ ^; `- R3 r+ f
2 h( m6 l! W8 C' ]) o' z9 k/ p 单端较差动输出之幅度小一倍,使用单端输出时,共模讯号不能被抑制,因Vi1与Vi2同时增加,VC1与VC2则减少,而且VC1=VC2,但Vo =VC2,并非于零(产生零点漂移)。
( Z6 W# k2 P7 H7 u; e: L: N6 T) s4 A7 q
但是加大RE阻值可以增大负回输而抑制输出,并且抑制共模讯号,因Vi1=Vi2时, Ii1及Ii2也同时增加,IE亦上升而令VE升高,这对Q1和Q2产生负回输, 令Q1和Q2之增益减少,即Vo减少。
( H& K' C5 C$ O" w" b
+ a! D% g- ^# C( B: e# Y 当差动讯号输入时,Vi1 = -Vi2,IC1增加而IC2减少,总电流IE = IC1 + IC2便不变, 因此VE也不变,加大RE电阻值之电路会将差动讯号放大,不会对Q1及Q2产生负回输及抑制。 |
|
|
|
|